奇数分频电路!要求占空比为50%.比如3分频,

一些基本的我就不写了，这种三分频在具体工程中其实用的不多，可以说没用。不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。

占空比50%的奇数分频：可以通过构建两个分别用上升沿和下降沿触发的计数器，然后将两个计数器的输出进行逻辑运算得到占空比为50%的分频时钟。小数/分数分频 小数分频可以转化为特定分频比电路设计问题。

利用194来设计奇数或偶数型的计数器，可以用反馈移位的方法来设计，具体可以见西安电子科技大学出版社，杨颂华编的数字电子技术基础，第七章关于74LS194的部分 。设计时请注意能否自启动的问题。分频器和计数器有本质联系，比如把输入信号作为模4计数器的时钟信号，那么计数器的输出就可以将输入信号4分频。

用74LS161计数器构成占空比为50%的6、10、30分频电路图怎么画,求高手啊...

1、利有预置功能，将计数值平均分布在8和=8的两边，就可得到占空比50%的效果。如10分频，预置设成3，计数为3 4 5 6 7，8 9 1011 12，则Q4就会一半低一半高的电平。

2、用两个计数器74LS161设计一个任意整数分频及占空比可调电路（一个控制分频一个控制占空比） 我来答 分享 微信扫一扫 新浪微博 QQ空间 举报 浏览7 次 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。

3、设计四进制计数器，有两种方法：同步置数法或异步清零法。此处采用同步置数法。要使计数器为4进制，即循环0000~0011这4个状态。可使D0~D3接地，即预置数0000，将Q0和Q1接与非门输入端，与非门输出端接/LD。

4、可以用同步4位二进制加法计数器74LS16三输入与非门74LS451共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。

5、因此与门也输出高电平（1），再把这个与门的输出作为计数器的清零信号，这样每计数到30个脉冲与门就输出一次高电平（1），就完成了30分频，如果计数器的位数不够（比如74LS161是四位二进制计数器，最多只能计数到16个脉冲），那就用多个计数器级联使用，如上边题目中电路图。

6、用异步清零法，则在输出端的Q3Q2Q0引出接到与非门，与非门输出接到161的清零端，另把D0~D3接地即可。

求能实现占空比50%的5M和50M分频器的VHDL程序语言~

1、现在这个程序输出10kHz。如果你要100kHz，那么就把prescaler减少到500.。基本上是用50MHz的时钟计算，然后prescaler加法运算的速度就是50MHz。但是只有到prescaler加到一定程度的时候才触发输出信号。下面的这段代码输出10kHzPWM信号，占空比50%。我直接在这里写的，有错别怪我。

2、不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。

3、下面是n分频器的VHDL描述，你只要将两个分频器串联起来就行了。第一个的分频系数为20MHz/10KHz=2000，第二个的分频系数为10KHz/1KHz=10，再将第一个分频器的输出通过一个D触发器构成的2分频器（将q_n输出端反馈至d输入端，输出端q即为输入端clk的2分频）即可。

4、设计个计数器，以T=n为周期，到n后重新从0开始计数，同时产生脉冲，使输出PWM的管脚电平取反。在0-n之间再取个数，当计数值N=d时也产生一个脉冲使得PWM管脚取反。d/n就是占空比，n固定，改变d就可以改变占空比，分辨率为1/n。给个参考思路吧。。很久没用VHDL了，不能编出现成的了。

5、二分频实际就是占空比为50%，十进制计数实际意思就是模为10，只需要在从0计数到9的的时候电平翻转一次就ok了。很简单的。

用VHDL设计一个数控分频器电路,要求三分频,占空比50%。

一些基本的我就不写了，这种三分频在具体工程中其实用的不多，可以说没用。不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。

以下是，核心板的时钟是50MHz，通过sel[1：0]选择分频数，00：不分频；01：15M分频；10：25M四分频；11：50M分频。采用SW1‐SW2设置分频值，SW3复位。LED1为时钟的输出，通过调整SWSW2，可以得到不同的闪烁频率。

如图3所示，该电路需要由NOTETABS（音调发生器）、TONETABA、SPEAKER（数控分频器）三个模块组成，分别实现了声音产生、节拍控制、音调控制的功能。1．3 密码设置 Set模块是实现密码锁功能的核心模块。其主要作用是设置密码，Set为设置密码的有效信号，可以实现修改密码的功能。

此外，5节还展示了VHDL编程实例，如计数器、分频器和显示译码器等。第2章关注嵌入式实时操作系统，解释了嵌入式系统和RTOS的概念，强调在电子设计中引入RTOS的优势。RTX51，一个嵌入式RTOS，被详细介绍了其技术参数和应用软件设计方法。

求一个占空比50%的三分频电路图

1、一些基本的我就不写了，这种三分频在具体工程中其实用的不多，可以说没用。不会叫你单独写一个几分频的VHD的写个N分吧，奇数和偶数都可以这样写，你照着搬就成。以后要写几千分频都这样写。

2、占空比50%的奇数分频：可以通过构建两个分别用上升沿和下降沿触发的计数器，然后将两个计数器的输出进行逻辑运算得到占空比为50%的分频时钟。小数/分数分频 小数分频可以转化为特定分频比电路设计问题。

3、两个占空比非50%的n分频时钟相或运算，得到占空比为50%的奇数n分频时钟。另外一种方法：对进行奇数倍n分频时钟，首先进行n/2分频（带小数，即等于（n-1）/2+0.5），然后再进行二分频得到。得到占空比为50%的奇数倍分频。

4、利用194来设计奇数或偶数型的计数器，可以用反馈移位的方法来设计，具体可以见西安电子科技大学出版社，杨颂华编的数字电子技术基础，第七章关于74LS194的部分 。设计时请注意能否自启动的问题。分频器和计数器有本质联系，比如把输入信号作为模4计数器的时钟信号，那么计数器的输出就可以将输入信号4分频。